Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e Instrukcja Użytkownika Strona 11

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 126
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 10
FIGURES
Slave Controller IP Core for Xilinx FPGAs III-XI
Figure 61: SyncSignal timing ............................................................................................................... 108
Figure 62: I²C EEPROM signals .......................................................................................................... 109
Przeglądanie stron 10
1 2 ... 6 7 8 9 10 11 12 13 14 15 16 ... 125 126

Komentarze do niniejszej Instrukcji

Brak uwag