Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Instrukcja Użytkownika Strona 132

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 144
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 131
PDI Description
III-120 Slave Controller IP Core for Xilinx FPGAs
PLB_SPLB_CLK
PLB_ABus
ADR
PLB_RNW
PLB_Sl_RdDack
PLB_Sl_RdComp
PLB_Sl_rdDBus
DATA
t
Read
PLB_PAValid
t
Clk
PLB_Sl_addrAck
PLB_BE
BE
PLB_Sl_Mbusy[x]
Figure 58: PLB Read Access
PLB_SPLB_CLK
PLB_ABus
ADR
PLB_RNW
PLB_Sl_wrDack
PLB_Sl_wrComp
t
Write
PLB_PAValid
t
Clk
PLB_Sl_addrAck
PLB_BE
BE
PLB_Sl_Mbusy[x]
PLB_wrDBus
DATA
Figure 59: PLB Write Access
Przeglądanie stron 131
1 2 ... 127 128 129 130 131 132 133 134 135 136 137 ... 143 144

Komentarze do niniejszej Instrukcji

Brak uwag