Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Instrukcja Użytkownika Strona 137

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 144
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 136
PDI Description
Slave Controller IP Core for Xilinx FPGAs III-125
CLK_PDI_EXT
ARREADY
ADR
ARADR
RVALID
RDATA
DATA
t
Read
ARVALID
t
Clk
Figure 61: AXI Read Access
CLK_PDI_EXT
AWREADY
WREADY
ADR
DATA
AWADR
WDATA
BVALID
t
Write
AWVALID
WVALID
t
Clk
Figure 62: AXI Write Access
Przeglądanie stron 136

Komentarze do niniejszej Instrukcji

Brak uwag