Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Instrukcja Użytkownika Strona 44

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 144
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 43
IP Core Usage
III-32 Slave Controller IP Core for Xilinx FPGAs
11. The tab "Ports" in the "System Assembly View" shows the connection signals. Connect the
EtherCAT IP Core to other IP and external FPGA pins.
Figure 11: EDK System Assembly View, Ports tab
Przeglądanie stron 43
1 2 ... 39 40 41 42 43 44 45 46 47 48 49 ... 143 144

Komentarze do niniejszej Instrukcji

Brak uwag